Intel byl první společností, která explicitně přijala disagregovaný čipletový design, a jeho výpočetní GPU Ponte Vecchio (pro AI a výkonné výpočty) integruje 47 čipů, což stále drží rekord v počtu dlaždic v návrhu více čipů. Intel Foundry však předvídá extrémnější řešení: multi-chipový balíček schopný integrovat alespoň 16 výpočetních zařízení, rozdělený na 8 základních čipech a vybavený 24 paměťovými stacky HBM5, s celkovou plochou 12krát větší než současný největší AI čip (12násobek výpočtu velikosti zaměřovače, což překračuje plánovaných 9,5krát velikost míči TSMC). Tyto výpočetní prvky jsou umístěny na 8 základních čipech (pravděpodobně na úrovni velikosti masky), které používají proces 18A-PT (verze 1,8nm kvality, výkonově vylepšená, s křemíkovým perforovaným TSV a technologií napájení na zadní straně), a tyto základní čipy mohou buď samostatně provádět další výpočetní práci, nebo nést velké množství SRAM cache pro podporu horní vrstvy hlavního výpočetního čipu, jak demonstroval Intel. Základní čip a horní výpočetní dlaždice jsou propojeny pomocí technologie Foveros Direct 3D, která využívá ultra-vysokou hustotu (méně než 10μm) hybridní spojení mědi a mědi pro maximální šířku pásma a přenos energie. Foveros Direct 3D je v současnosti vrcholem balicí technologie Intel Foundry, která představuje extrémně přesné návrhy. Laterální (2,5D) propojení mezi základními čipy používá vylepšenou verzi EMIB-T (Embedded Multi-Die Interconnect Bridge with TSV) a je vybaveno rozhraním UCIe-A na horní vrstvě pro vzájemné propojení, I/O čipy (využívající proces 18A-P, verze pro zvýšení výkonu na úrovni 1,8nm) a vlastní základní čipy, podporující až 24 paměťových zásobníků HBM5. Stojí za zmínku, že Intel navrhuje použít EMIB-T s UCIe-A pro připojení upravených modulů HBM5 místo použití standardních zásobníků HBM5 a průmyslových rozhraní, která mohou dosáhnout vyššího výkonu a kapacity. Samozřejmě, protože jde o demonstraci konceptu, použití vlastního HBM5 není pevný požadavek na návrh, ale pouze proto, aby se ukázalo, že Intel dokáže také integrovat takové komponenty. Celý balíček může být také vybaven PCIe 7.0, optickým enginem, nekoherentními strukturami, 224G SerDes, proprietárními akcelerátory (například bezpečnostními funkcemi) a dokonce i další LPDDR5X pamětí pro zvýšení kapacity DRAM. Video Intel Foundry o X ukazuje dva konceptuální návrhy: jeden "střední" (4 výpočetní dlaždice + 12 HBM) a druhý "extrémní" (16 dlaždic + 24 HBM5 stacků), na který se tento článek zaměřuje. I středně velké konstrukce jsou podle dnešních měřítek poměrně pokročilé a Intel je nyní může vyrábět. Pokud jde o extrémní konceptuální návrh, nemusí to být možné dříve než na konci tohoto desetiletí (konec 20. let 21. století), kdy Intel bude potřebovat zlepšit technologii balení Foveros Direct 3D, stejně jako uzly procesů 18A a 14A. Pokud Intel dokáže dosáhnout tohoto extrémního balení během několika let, bude na úrovni TSMC, která plánuje podobnou technologii a očekává, že někteří zákazníci přijmou její integrační řešení na úrovni velikosti waferu kolem let 2027–2028. Realizace extrémních návrhů v krátkém čase je pro Intel velkou výzvou, protože je nutné zajistit, aby tyto součástky při pájení na základní desku nedeformovaly a aby míra deformace musela být kontrolována v extrémně přísných tolerancích, i po dlouhodobém zahřívání při vysokém zatížení. Navíc se Intel (a celý průmysl) bude muset naučit, jak tento obrovský procesor pohánět a chladit s křemíkovou plochou až 10 296 mm² (přibližně velikost telefonu) ve větším celkovém balení – to je jiný příběh.