Volgens het nieuwste onderzoek van TrendForce zal de smartphone-markt vanaf de tweede helft van 2025 te maken krijgen met een krapte in de geheugenvoorziening en een sterke prijsstijging, wat leidt tot een verhoging van de eindverkoopprijs en een zwakke vraag. Hoewel de verschillende merken hun productieplannen voor Q1 2026 nog niet duidelijk hebben verlaagd, wordt verwacht dat de productieprestaties vanaf Q2 aanzienlijk zullen verzwakken door kostendruk. Ondanks dat de merken voorzichtig zijn over de vooruitzichten en sommige hun jaarlijkse doelstellingen al hebben verlaagd, geven ze prioriteit aan het "vastleggen van middelen" bij de inkoop van geheugen om toekomstige hogere kosten of een nog krapper aanbod te vermijden. Sommige toonaangevende merken hebben hun voorraden geleidelijk verhoogd vanwege de druk om eind 2025 te leveren, de afname van subsidies in China en de impact van prijsaanpassingen van nieuwe modellen. Als de retailverkoop niet soepel verloopt, is het niet uitgesloten dat de productie vanaf het einde van Q1 2026 eerder wordt ingekrompen. De eerste helft van 2026 is een cruciale aanpassingsperiode, waarin merken de prijsdruk zullen verlichten door specificaties te optimaliseren en de verkoopprijzen opnieuw vast te stellen. De belangrijkste productieaanpassingen zullen plaatsvinden van Q2 tot Q3. Gezien de zwakke economie, de voorzichtige consumptie en de aanhoudende stijging van de geheugenprijzen, heeft TrendForce de verwachte jaarlijkse afname van de totale smartphoneproductie voor 2026 vergroot van oorspronkelijk 2% naar 7%. Of er verdere verlagingen komen, hangt af van de ontwikkeling van de geheugenprijzen en de acceptatie van prijsstijgingen door de markt.

Goedemorgen! 1/9 Samenvatting van het buitenlandse nieuws - 6515 Yingwei: Amerikaanse bedrijven verhogen doelstelling Amerikaanse effectenhuizen observeren dat Yingwei, door zich te richten op bestaande Amerikaanse AI GPU- en AI ASIC-klanten, de TAM van de SLT-markt aanzienlijk uitbreidt (de TAM van SLT is ongeveer 4-5 keer die van FT). Daarnaast is er een sterke groei in de MEMS-probe-kaart business, en ook de dollarinhoud is toegenomen. De effectenhuizen schatten dat de omzet, na een jaar-op-jaar groei van 36% vorig jaar, dit jaar nog eens met 66% kan groeien, en volgend jaar met 30%. Op basis hiervan hebben de effectenhuizen de EPS voor dit en volgend jaar verhoogd naar $91/$131, met een waardering van 34x PE voor volgend jaar, en hebben ze de doelstelling verhoogd. - Vooruitzichten voor de optische transceiversmarkt: Amerikaanse bedrijven verhogen Amerikaanse effectenhuizen geloven dat 800G de mainstream specificatie is geworden voor grote datacenters, en verwachten dat 1.6T vanaf dit jaar aanzienlijk zal toenemen, terwijl 3.2T volgend jaar zal worden geïntroduceerd. Ze observeren dat de uitbreiding van ASIC AI-servers helpt bij de verbetering van zowel kwantiteit als kwaliteit, omdat ASIC-chips meer afhankelijk zijn van netwerkmogelijkheden om de werklast te bereiken, om de beperkingen van de rekencapaciteit van een enkele chip te compenseren. Daarom zien de effectenhuizen dat Google en Meta actiever uitbreiden naar hoge snelheid verbindingen (800G+), Google is vorig jaar overgestapt op 1.6T, terwijl Meta verwacht dat het aantal optische transceivers dat per ASIC wordt gebruikt hoger zal zijn dan bij GPU-servers. Wat betreft Nvidia GB200, dat 400G gebruikt op GPU-niveau en 800G op leaf, spine en core-niveau; GB300 gebruikt 800G op GPU-niveau en 1.6T op leaf en spine-niveau; we verwachten dat Rubin en Rubin Ultra verder zullen upgraden naar 1.6T en 3.2T. De effectenhuizen blijven positief over de Taiwanese bedrijven in de dekking, zoals Lianya en Quanxin. Andere positieve observaties zijn InnoLight, Optolink, Tianfu Communication en Ruijie Networks. - NVL72 Samenvatting: Amerikaanse grote banken hebben de verzendvolumes van verschillende fabrikanten van GB200/300 NVL72 in december vorig jaar als volgt samengevat: * Quanta verzond in december vorig jaar 1.600–1.700 kasten, met een totaal van ongeveer 6.100 kasten voor 2025. * Wistron verzond in december vorig jaar 800–900 kasten, met een totaal van ongeveer 5.700 kasten voor 2025; als Wistron en Wiying worden samengevoegd, bedraagt de totale verzending van de Wistron-groep ongeveer 6.300 kasten. * Foxconn verzond in december vorig jaar ongeveer 2.800 kasten GB200, met een totaal van ongeveer 14.700 kasten voor 2025. Samenvattend, de totale verzending van GB200/300 kasten bereikte ongeveer 29.000 kasten, hoger dan verwacht, en de effectenhuizen blijven verwachten dat het tweede halfjaar van dit jaar ook een ander sterk jaar zal zijn, met een verwachting van ongeveer 70.000–80.000 kasten die kunnen worden geleverd. - 6669 Wiying: Amerikaanse bedrijven verhogen doelstelling Voortbouwend op het bovenstaande, schatten Amerikaanse grote banken dat Wiying dit jaar volledig AWS T3 zal ondersteunen, inclusief UBB, switch trays, compute trays en volledige kasten. Daarnaast wordt verwacht dat de algemene servers dit jaar blijven bloeien, met een verwachte groei van 20% jaar-op-jaar. De effectenhuizen hebben de EPS voor 2025-2027 verhoogd naar $275.1/$319/$381.7, met een waardering van 15.4x PE voor 2H26-1H27, en hebben de doelstelling verhoogd. #下次會考

Intel is het eerste bedrijf dat expliciet een gedisaggregeerd chiplet-ontwerp heeft aangenomen, met de Ponte Vecchio rekengpu (voor AI en high-performance computing) die 47 chiplets integreert en tot nu toe het record voor het meeste aantal tiles in een multi-chip ontwerp behoudt. Intel Foundry overweegt echter een extremere oplossing: een multi-chip verpakking die in staat is om ten minste 16 rekenelementen te integreren, verspreid over 8 basisdiegtes (base dies), en uitgerust met 24 HBM5-geheugenstapels, met een totale oppervlakte die 12 keer zo groot is als de grootste AI-chip tot nu toe (berekend op basis van de fotomaskergrootte, wat de 9,5 keer fotomaskergrootte van TSMC overtreft). Deze rekenelementen zijn geplaatst op 8 basisdiegtes (vermoedelijk op fotomaskergrootte-niveau), die gebruik maken van een 18A-PT proces (1,8 nm niveau, prestatieverbeterde versie, met silicon via TSV en achtervoedingstechnologie), deze basisdiegtes kunnen zelf extra rekentaken uitvoeren en kunnen ook een grote hoeveelheid SRAM-cache bevatten ter ondersteuning van de bovenliggende hoofd rekendiegte, zoals Intel heeft gedemonstreerd. De verbinding tussen de basisdiegtes en de bovenliggende rekentiles maakt gebruik van Foveros Direct 3D-technologie, met behulp van ultra-hoge dichtheid (minder dan 10µm) koper-naar-koper hybride bonding, die maximale bandbreedte en stroomoverdracht biedt. Foveros Direct 3D is momenteel de top van de verpakkingstechnologie van Intel Foundry en toont een uiterst verfijnd ontwerp. De laterale (2.5D) interconnecties tussen de basisdiegtes maken gebruik van een geüpgradede versie van EMIB-T (Embedded Multi-Die Interconnect Bridge met TSV's), en op de bovenlaag is een UCIe-A-interface geplaatst, die gebruikt wordt om elkaar, I/O-diegtes (met een 18A-P proces, prestatieverbeterde versie van 1,8 nm) en aangepaste basisdiegtes te verbinden, met een maximale ondersteuning van 24 HBM5-geheugenstapels. Het is vermeldenswaard dat Intel voorstelt om EMIB-T in combinatie met UCIe-A te gebruiken om aangepaste HBM5-modules te verbinden, in plaats van de JEDEC-standaard HBM5-stapels en industriestandaardinterfaces, wat mogelijk hogere prestaties en capaciteit kan opleveren. Natuurlijk, aangezien dit een conceptdemonstratie is, is het gebruik van aangepaste HBM5 geen harde ontwerpeis, maar alleen bedoeld om te laten zien dat Intel ook in staat is om dergelijke componenten te integreren. De hele verpakking kan ook PCIe 7.0, optische motoren, niet-coherente structuren (noncoherent fabrics), 224G SerDes, eigen speciale versnellers (zoals beveiligingsgerelateerde functies) bevatten, en zelfs extra LPDDR5X-geheugen toevoegen om de DRAM-capaciteit te vergroten. Een video die Intel Foundry op X heeft gepubliceerd, toont twee conceptontwerpen: een "gemiddeld" ontwerp (4 rekentiles + 12 HBM), en een "extreem" ontwerp (16 tiles + 24 HBM5-stapels), dit artikel richt zich op de laatste. Zelfs het gemiddelde ontwerp is, gezien de huidige normen, behoorlijk geavanceerd en Intel kan het nu al produceren. Wat betreft het extreme conceptontwerp, het kan pas aan het einde van dit decennium (eind jaren 2020) gerealiseerd worden, tegen die tijd moet Intel de Foveros Direct 3D verpakkings-technologie perfectioneren, evenals de 18A en 14A procesnodes. Als Intel erin slaagt om dit soort extreme verpakking binnen enkele jaren te realiseren, kan het gelijke tred houden met TSMC - TSMC heeft vergelijkbare technologie gepland en verwacht dat sommige klanten rond 2027-2028 hun wafer-grootte integratieoplossingen zullen gebruiken. Om het extreme ontwerp in korte tijd werkelijkheid te maken, is een grote uitdaging voor Intel, omdat ervoor moet worden gezorgd dat deze componenten niet vervormen (warpage) wanneer ze op het moederbord worden gesoldeerd, zelfs niet na langdurige hoge belasting en hitte, en de vervorming moet binnen zeer kleine toleranties blijven. Bovendien moet Intel (en de hele industrie) leren hoe ze deze enorme processor met een siliciumoppervlak van 10.296 mm² (ongeveer de grootte van een smartphone) van stroom kunnen voorzien en koelen, terwijl de totale verpakkingsgrootte nog groter zal zijn - dat is weer een ander verhaal.