Zgodnie z najnowszym badaniem TrendForce, od drugiej połowy 2025 roku rynek smartfonów będzie zmagał się z ograniczeniami w dostawach pamięci oraz znacznymi wzrostami cen, co doprowadzi do podwyżek cen końcowych oraz osłabienia popytu. Chociaż marki jeszcze nie obniżyły znacząco planów produkcji na pierwszy kwartał 2026 roku, przewiduje się, że od drugiego kwartału wyniki produkcji będą znacznie słabsze z powodu presji kosztowej. Mimo że marki są ostrożne w prognozach, a niektóre już obniżyły roczne cele, wciąż priorytetowo traktują „zabezpieczanie zasobów” w zakupach pamięci, aby uniknąć wyższych kosztów lub jeszcze większych ograniczeń w przyszłości. Niektóre wiodące marki, z powodu przyspieszenia wysyłek pod koniec 2025 roku, osłabienia subsydiów w Chinach oraz wpływu na ceny nowych modeli, stopniowo zwiększyły zapasy. Jeśli sprzedaż detaliczna nie będzie zadowalająca, nie można wykluczyć wcześniejszego ograniczenia produkcji od końca pierwszego kwartału 2026 roku. Pierwsza połowa 2026 roku będzie kluczowym okresem dostosowawczym, w którym marki będą starały się zniwelować presję wzrostu cen poprzez optymalizację specyfikacji i ponowne ustalanie cen. Główne dostosowania produkcji będą miały miejsce w drugim i trzecim kwartale. W obliczu słabej gospodarki, ostrożnych konsumentów oraz dalszych wzrostów cen pamięci, TrendForce przewiduje, że roczna redukcja całkowitej produkcji telefonów w 2026 roku wzrośnie z pierwotnych 2% do 7%. To, czy prognozy zostaną dalej obniżone, będzie zależało od trendów cen pamięci oraz akceptacji rynku dla podwyżek cen.

Dzień dobry! 1/9 Podsumowanie wiadomości zagranicznych - 6515 Yung Wei: Amerykański bank podnosi cel Amerykański broker zauważa, że Yung Wei wchodzi na rynek SLT, co znacznie zwiększa TAM (całkowity adresowalny rynek) dla istniejących klientów AI GPU i AI ASIC w USA (TAM dla SLT jest 4-5 razy większy niż FT). Dodatkowo, silny wzrost w biznesie kart probierczych MEMS oraz wzrost wartości dolara. Brokerzy przewidują, że przy wzroście przychodów o 36% w zeszłym roku, w tym roku wzrosną one o 66%, a w przyszłym roku o 30%. W związku z tym brokerzy podnieśli prognozy EPS na ten i przyszły rok do $91/$131, nadając przyszłorocznej wycenie 34xPE, jednocześnie podnosząc cel. - Perspektywy rynku optycznych transceiverów: Amerykański broker podnosi prognozy Amerykański broker uważa, że 800G stało się główną specyfikacją dla dużych centrów danych, przewidując, że 1.6T zacznie być znacząco wprowadzane od tego roku, a 3.2T zacznie być wprowadzane w przyszłym roku. Zauważono, że ekspansja serwerów ASIC AI przyczyni się do poprawy zarówno ilości, jak i jakości, ponieważ chipy ASIC muszą bardziej polegać na zdolności sieciowej, aby osiągnąć obciążenie robocze, aby zrekompensować ograniczenia mocy obliczeniowej pojedynczego chipu. W związku z tym brokerzy zauważają, że Google i Meta są bardziej aktywne w rozszerzaniu szybkiego połączenia (800G+), Google już w zeszłym roku przeszedł na 1.6T, a Meta przewiduje, że liczba transceiverów optycznych używanych w każdym chipie ASIC będzie wyższa niż w serwerach GPU. Jeśli chodzi o Nvidia GB200, używa 400G na poziomie GPU, a 800G na poziomach leaf, spine i core; GB300 używa 800G na poziomie GPU, a 1.6T na poziomach leaf i spine; przewidujemy, że Rubin i Rubin Ultra zostaną dalej zaktualizowane do 1.6T i 3.2T. Brokerzy mają pozytywne nastawienie do tajwańskich firm, takich jak Lian Ya i Chuan Hsin. Inne pozytywne obserwacje dotyczą InnoLight, Optolink, Tianfu Communication i Ruijie Networks. - NVL72 Podsumowanie: Amerykański bank podsumował wysyłkę GB200/300 NVL72 przez różne firmy w grudniu zeszłego roku: * Quanta wysłała w grudniu zeszłego roku 1,600–1,700 szaf, a w całym 2025 roku około 6,100 szaf. * Wistron wysłał w grudniu zeszłego roku 800–900 szaf, a w całym 2025 roku około 5,700 szaf; jeśli uwzględnimy Wistron, całkowita wysyłka grupy Wistron wyniesie około 6,300 szaf. * Foxconn wysłał w grudniu zeszłego roku około 2,800 szaf GB200, a w całym 2025 roku około 14,700 szaf. Podsumowując, całkowita wysyłka szaf GB200/300 wyniosła około 29,000 szaf, co jest wyższe od oczekiwań, brokerzy utrzymują prognozy, że druga połowa tego roku również będzie silnym rokiem, przewidując, że około 70,000–80,000 szaf może zostać dostarczonych. - 6669 Wistron: Amerykański broker podnosi cel Nawiązując do powyższego, amerykański bank przewiduje, że w tym roku Wistron w pełni wesprze AWS T3, obejmując UBB, palety wymienne, palety obliczeniowe i całe szafy. Dodatkowo przewiduje się, że ogólne serwery będą w tym roku nadal popularne, przewidując wzrost o 20%. Brokerzy podnieśli prognozy EPS na lata 25-27 do $275.1/$319/$381.7, nadając wycenę 15.4xPE na drugą połowę 2026 i pierwszą połowę 2027, jednocześnie podnosząc cel. #下次會考

Intel jest pierwszą firmą, która wyraźnie przyjęła projektowanie rozdzielonych chipletów (disaggregated chiplet), a jej GPU Ponte Vecchio (używane w AI i obliczeniach o wysokiej wydajności) integruje 47 chipów, co do tej pory utrzymuje rekord w zakresie największej liczby układów w wielochipowym projekcie. Jednak Intel Foundry planuje jeszcze bardziej ekstremalne rozwiązanie: wielochipowe opakowanie, które może integrować co najmniej 16 jednostek obliczeniowych, rozłożonych na 8 podstawowych chipach (base dies), i wyposażone w 24 stosy pamięci HBM5, o łącznej powierzchni osiągającej 12-krotność obecnie największego chipu AI (w przeliczeniu na rozmiar maski, 12-krotność, przewyższająca 9,5-krotność planowanej przez TSMC maski). Te jednostki obliczeniowe są umieszczone na 8 podstawowych chipach (przypuszczalnie na poziomie rozmiaru maski), które wykorzystują proces technologiczny 18A-PT (na poziomie 1,8 nm, wersja z ulepszonymi parametrami, z technologią TSV z otworami w krzemie i zasilaniem z tyłu), a same te podstawowe chipy mogą zarówno wykonywać dodatkowe obliczenia, jak i zawierać dużą ilość pamięci podręcznej SRAM, aby wspierać główne chipy obliczeniowe na wyższych poziomach, tak jak to zademonstrował Intel. Podstawowe chipy są połączone z górnymi układami obliczeniowymi za pomocą technologii Foveros Direct 3D, wykorzystując ultra-wysoką gęstość (poniżej 10µm) hybrydowego łączenia miedzi z miedzią (copper-to-copper hybrid bonding), co zapewnia maksymalną przepustowość i transfer mocy. Foveros Direct 3D jest obecnie szczytowym osiągnięciem technologii pakowania Intel Foundry, prezentującym niezwykle precyzyjny projekt. Połączenia poziome (2.5D) między podstawowymi chipami wykorzystują ulepszoną wersję EMIB-T (Embedded Multi-Die Interconnect Bridge with TSVs), a na górze znajduje się interfejs UCIe-A, który łączy je nawzajem, chipy I/O (wykonane w procesie 18A-P, na poziomie 1,8 nm z ulepszonymi parametrami) oraz dostosowane podstawowe chipy, mogące obsługiwać do 24 stosów pamięci HBM5. Warto zauważyć, że Intel proponuje użycie EMIB-T w połączeniu z UCIe-A do łączenia dostosowanych modułów HBM5, zamiast korzystać z standardowych stosów HBM5 według standardu JEDEC i interfejsu branżowego, co może przynieść wyższą wydajność i pojemność. Oczywiście, ponieważ jest to prezentacja koncepcyjna, użycie dostosowanego HBM5 nie jest twardym wymogiem projektowym, a jedynie ma na celu pokazanie, że Intel również może integrować takie komponenty. Całe opakowanie może również zawierać PCIe 7.0, silnik optyczny, struktury niekoherentne (noncoherent fabrics), 224G SerDes, własne akceleratory (np. funkcje związane z bezpieczeństwem), a nawet dodatkową pamięć LPDDR5X, aby zwiększyć pojemność DRAM. Film opublikowany przez Intel Foundry na X pokazuje dwa rodzaje projektów koncepcyjnych: jeden „średniej wielkości” projekt (4 układy obliczeniowe + 12 HBM), a drugi to „ekstremalny” projekt (16 układów + 24 stosy HBM5), a ten artykuł koncentruje się na tym drugim. Nawet średniej wielkości projekt jest bardzo zaawansowany według dzisiejszych standardów i Intel jest w stanie go już produkować. Jeśli chodzi o ekstremalny projekt koncepcyjny, może on zostać zrealizowany dopiero pod koniec tej dekady (na koniec lat 20.), kiedy Intel będzie musiał udoskonalić technologię pakowania Foveros Direct 3D oraz węzły procesowe 18A i 14A. Jeśli Intel zdoła zrealizować to ekstremalne pakowanie w ciągu kilku lat, będzie mógł konkurować z TSMC — TSMC planuje podobne technologie i przewiduje, że niektórzy klienci przyjmą ich rozwiązania oparte na rozmiarze wafla około 2027–2028 roku. Zrealizowanie ekstremalnego projektu w krótkim czasie stanowi dla Intela ogromne wyzwanie, ponieważ musi zapewnić, że te komponenty nie będą się odkształcać (warpage) podczas lutowania do płyty głównej, nawet po długotrwałym obciążeniu cieplnym, a odkształcenie musi być kontrolowane w bardzo małych tolerancjach. Ponadto Intel (i cały przemysł) musi nauczyć się, jak zasilać i chłodzić ten gigantyczny procesor o powierzchni krzemu wynoszącej 10 296 mm² (co odpowiada rozmiarowi telefonu komórkowego), a jego całkowity rozmiar opakowania będzie jeszcze większy — to już inna historia.