銅箔、ドリルピット Google TPUでアップグレード M9グレーパナソニックつえええ Google の TPU は CCL (Chip Cl) テクノロジーをリードしており、ドリルビット メーカーはアップグレードを歓迎しています。 ASICプラットフォームがより高いコンピューティング密度と帯域幅の要件に向けて進化を続ける中、Googleが自社開発したTPUは新たな仕様アップグレードの段階に入っています。サプライチェーンの情報筋によると、Googleは2026年から次世代TPUプラットフォームのPCB層数とCCL材料のグレードを全面的に引き上げ、日本と台湾のCCLメーカーに仕様アップグレードの機会をもたらす予定です。基板層数の増加と材料の難易度の上昇に伴い、製造工程におけるドリルビットの需要構造も変化します。 GoogleのTPUプロジェクト向けCCL供給は現在、主に日本のパナソニックと台湾の太古科技（Taikoo Technology）によって支えられています。TPU V6e世代（Ghostシリーズ）を振り返ると、パナソニックは低誘電率ガラス繊維の供給不足に見舞われ、太古科技がサプライチェーンに参入し、一定のシェアを獲得しました。サプライチェーンの推計によると、新世代TPUプロジェクトではパナソニックが約70%、太古科技が約30%の供給となり、より安定した供給構造への回帰が示唆されています。 現行の設計に基づくと、GhostシリーズのGhostLiteとGhostFishは、約22～24層のPCBとM7グレードのCCLという保守的な構成を維持しています。しかし、2026年以降、TPUプラットフォームはZebraFishとSunFishに移行し、全体的な仕様が大幅に向上します。サプライチェーンの情報筋によると、新しいプラットフォームはM8/M9グレードのCCLを採用し、PCBの層数はそれぞれ36層と44層に増加し、より高グレードのLow Dk光ファイバーとHVLP4銅箔を採用することで、より高い帯域幅と消費電力の要件に対応する予定です。 PCBの層数と材料グレードの増加に伴い、製造プロセスへの圧力も急速に高まっています。業界関係者によると、ハイエンドAIボード用ドリルビットの需要は、PCB生産額の伸び率を大幅に上回るペースで増加しています。従来、ドリルビット1本の使用回数は約3,000回でしたが、ハイエンドAIボードの採用に伴い、その寿命は800回以下にまで急激に低下しています。今後、M9レベルのインターポーザーボードやASICマザーボードが導入されれば、ドリルビット1本の使用回数はさらに減少する可能性があります。 業界アナリストは、Googleの2026年以降のTPU設計の転換は、ASICが「高層数、高材料仕様、高付加価値」という新たな段階に入ったことを意味すると考えています。これは、ハイエンドCCLおよびPCB製品の平均販売価格（ASP）に反映されるだけでなく、低誘電率ガラス繊維、ハイエンドHVLP銅箔、ドリルビットといっ た主要な上流サプライチェーンにも波及するでしょう。サプライチェーンは、新しいプラットフォームの採用に対応するため、事前に構成を調整しています。