Kopparfolie, borrgrop Google TPUでアップグレード M9グレーパナソニックつえええ Googles TPU:er leder vägen inom CCL (Chip Cl)-teknologi, och borrbitstillverkare välkomnar uppgraderingar. I takt med att ASIC-plattformar fortsätter att utvecklas mot högre krav på beräkningstäthet och bandbredd, går Googles egenutvecklade TPU:er in i en ny fas av specifikationsuppgraderingar. Enligt källor i leveranskedjan planerar Google att omfattande öka antalet PCB-lager och CCL-materialkvaliteter för sin nästa generations TPU-plattform med start 2026, vilket ger specifikationsuppgraderingsmöjligheter till CCL-tillverkare i Japan och Taiwan. När antalet substratlager ökar och materialens svårighetsgrad ökar förändras efterfrågestrukturen på borrbitar i tillverkningsprocessen. Googles CCL-leverans för TPU-projekt stöds för närvarande främst av Japans Panasonic och Taiwans Taikoo Technology. Om man ser tillbaka på TPU V6e-generationen (Ghost-serien) led Panasonic av brist på lågdielektriska konstanta glasfibrer, och Swire Technology gick in i leveranskedjan och tog en viss andel. Enligt leveranskedjans uppskattningar kommer den nya generationens TPU-projekt att levereras av Panasonic till cirka 70 % och Swire till cirka 30 %, vilket tyder på en återgång till en mer stabil leveransstruktur. Baserat på den nuvarande designen behåller GhostLite och GhostFish i Ghost-serien en konservativ konfiguration med cirka 22~24 lager kretskort och M7-klassad CCL. Efter 2026 kommer dock TPU-plattformen att flytta till ZebraFish och SunFish, vilket avsevärt förbättrar de övergripande specifikationerna. Enligt källor i leveranskedjan använder den nya plattformen M8/M9-klassad CCL, och antalet PCB-lager ökas till 36 respektive 44 lager, och den förväntas möta högre bandbredds- och strömförbrukningskrav genom att använda högkvalitativ Low Dk optisk fiber och HVLP4 kopparfolie. När antalet PCB-lager och materialkvaliteter ökar, ökar också trycket på tillverkningsprocessen. Enligt branschinsiders växer efterfrågan på borrbitar för avancerade AI-kort i en takt som betydligt överstiger tillväxttakten för PCB-produktionsvärde. Tidigare användes ett enda borr cirka 3 000 gånger, men med införandet av avancerade AI-kort har dess livslängd minskat kraftigt till mindre än 800 gånger. I framtiden, om M9-nivå interposerkort och ASIC-moderkort introduceras, kan antalet gånger en enda borr används minskas ytterligare. Branschanalytiker anser att Googles TPU-designtransformation efter 2026 innebär att ASIC:er har gått in i en ny fas av "högt golvantal, höga materialspecifikationer och högt mervärde". Detta kommer inte bara att återspeglas i det genomsnittliga försäljningspriset (ASP) för högkvalitativa CCL- och PCB-produkter, utan kommer också att påverka viktiga uppströms leveranskedjor såsom lågdielektrisk glasfiber, högkvalitativ HVLP-kopparfolie och borrbits. Leveranskedjor justerar sina konfigurationer i förväg för att möjliggöra införandet av nya plattformar.