Kobberfolie, boregrop Google TPUでアップグレード M9グレーパナソニックつえええ Googles TPU-er leder an innen CCL (Chip Cl)-teknologi, og produsenter av bor ønsker oppgraderinger velkommen. Etter hvert som ASIC-plattformer fortsetter å utvikle seg mot høyere krav til beregningstetthet og båndbredde, går Googles egenutviklede TPU-er inn i en ny fase med spesifikasjonsoppgraderinger. Ifølge kilder i forsyningskjeden planlegger Google å øke antall PCB-lag og CCL-materialkvaliteter for sin neste generasjons TPU-plattform fra og med 2026, noe som gir muligheter for spesifikasjonsoppgradering til CCL-produsenter i Japan og Taiwan. Etter hvert som antallet underlagslag øker og materialene blir vanskeligere, endres også etterspørselsstrukturen for bor i produksjonsprosessen. Googles CCL-forsyning for TPU-prosjekter støttes for tiden hovedsakelig av Japans Panasonic og Taiwans Taikoo Technology. Når man ser tilbake på TPU V6e-generasjonen (Ghost-serien), led Panasonic av mangel på lavdielektrisk konstant glassfiber, og Swire Technology kom inn i forsyningskjeden og fikk en viss andel. Ifølge estimater fra forsyningskjeden vil den nye generasjonen TPU-prosjektet bli levert av Panasonic til omtrent 70 % og Swire til omtrent 30 %, noe som antyder en tilbakevending til en mer stabil forsyningsstruktur. Basert på dagens design opprettholder GhostLite og GhostFish i Ghost-serien en konservativ konfigurasjon med omtrent 22~24 lag med kretskort og M7-klasse CCL. Etter 2026 vil imidlertid TPU-plattformen gå over til ZebraFish og SunFish, noe som vil forbedre de overordnede spesifikasjonene betydelig. Ifølge kilder i forsyningskjeden benytter den nye plattformen M8/M9-kvalitets CCL, og antallet PCB-lag økes til henholdsvis 36 og 44 lag, og den forventes å møte høyere båndbredde- og strømforbrukskrav ved å ta i bruk høykvalitets Low Dk optisk fiber og HVLP4 kobberfolie. Etter hvert som antallet PCB-lag og materialkvaliteter øker, øker også trykket på produksjonsprosessen. Ifølge bransjeinnsidere vokser etterspørselen etter bor til avanserte AI-kort i et tempo som betydelig overstiger vekstraten for PCB-produksjonsverdi. Tidligere ble et enkelt bor brukt omtrent 3 000 ganger, men med innføringen av avanserte AI-kort har levetiden falt kraftig til under 800 ganger. I fremtiden, hvis M9-nivå interposerkort og ASIC-hovedkort introduseres, kan antallet ganger en enkelt bor brukes bli ytterligere redusert. Bransjeanalytikere mener at Googles TPU-designtransformasjon etter 2026 betyr at ASIC-er har gått inn i en ny fase med «høyt gulvnummer, høye materialspesifikasjoner og høy merverdi». Dette vil ikke bare gjenspeiles i gjennomsnittlig salgspris (ASP) på high-end CCL- og PCB-produkter, men vil også smitte over på viktige oppstrøms forsyningskjeder som lavdielektrisk glassfiber, høykvalitets HVLP kobberfolie og bor. Forsyningskjeder justerer sine konfigurasjoner på forhånd for å tilpasse seg adopsjonen av nye plattformer.