Ja, ik ben aan het graven in de architectuur op basis van zowel ICMS als Enfabrica. Het is een soort Mellanox-deal. Maar NVLink zou zo congested zijn rond GPU, CPU en DPU. Nvidia moet de datastroom voor kv en gewicht vereenvoudigen.

Ik denk dat HBF te veel wordt overschat. In sommige kringen, als er aanzienlijke software-aanpassingen worden gedaan, is het misschien bruikbaar, maar het idee dat het HBM kan vervangen of dat de marktgrootte groot is, is waarschijnlijk fantasie. Als het hier geschreven staat, en het bijna alleen maar lezen is, dan wordt het geen kv, maar de bias of gewichten van hetzelfde model, maar dat zou het gebruiksgemak enorm verminderen. [Nieuws] Volgens experts bestaat de mogelijkheid dat HBF tussen 2027 en 2028 in NVIDIA GPU's wordt geïmplementeerd, en dat de markt HBM tegen 2038 zou kunnen overtreffen. Met de toename van AI-werkbelasting versnelt de verspreiding van high-bandwidth flash (HBF), en experts voorspellen een snellere commercialisering dan verwacht. Volgens Sisa Journal suggereert professor Kim Jong-ho van KAIST, die algemeen bekend staat als de 'vader van HBM', dat Samsung Electronics en SanDisk van plan zijn HBF tegen het einde van 2027 of begin 2028 te integreren in producten van NVIDIA, AMD en Google. Zoals in het rapport wordt opgemerkt, voegt professor Kim eraan toe dat de ontwikkeling van HBM meer dan 10 jaar duurt, terwijl bedrijven al beginnen met de ontwikkeling van HBF door gebruik te maken van de expertise in processen en ontwerpen die al met HBM zijn opgebouwd, waardoor HBF veel sneller kan worden gecommercialiseerd. Bovendien voorspelt Kim dat de adoptie van HBF zal toenemen rond de introductie van HBM6, en dat de HBF-markt rond 2038 HBM zou kunnen overtreffen. Volgens Kim is HBM6 geen enkele geheugenstack, maar worden meerdere stacks met elkaar verbonden als een appartementencomplex. Terwijl DRAM-gebaseerde HBM tegen capaciteitslimieten aanloopt, denkt Kim dat NAND-stack HBF zal opkomen om die kloof te overbruggen. De rol van HBF in AI-inferentie en systeemarchitectuur Wat betreft de rol van HBF in AI-werkbelasting legt Kim uit dat de GPU tijdens de inferentie eerst variabele gegevens uit HBM haalt, deze verwerkt en uitvoer genereert. Kim gelooft dat HBF in de toekomst deze rol zal vervullen en aanzienlijk grotere capaciteiten zal bieden om taken te ondersteunen. HBM is snel, maar HBF biedt ongeveer 10 keer de capaciteit. Zoals in het rapport wordt opgemerkt, benadrukt Kim dat HBF onbeperkte leescycli ondersteunt, terwijl schrijfcycli zijn beperkt tot ongeveer 100.000, waardoor software van bedrijven zoals OpenAI en Google geoptimaliseerd moet worden voor leesintensieve operaties. Kim voegt verder toe dat het huidige proces voor het aanleveren van gegevens aan GPU's een lange transmissieroute omvat via opslagnetwerken, dataprocessoren en de GPU-pijplijn. In de toekomst stelt hij zich een meer gestroomlijnde architectuur voor die direct gegevens kan verwerken achter HBM. Deze structuur, die naar verwachting met HBM7 zal worden gerealiseerd, wordt soms ook wel een 'geheugenfabriek' genoemd. Samsung en SK Hynix stimuleren de ontwikkeling van HBF Zoals in het rapport wordt benadrukt, is SK Hynix van plan om later deze maand een proefversie van HBF te demonstreren. Bovendien hebben Samsung Electronics en SK Hynix een memorandum van overeenstemming (MOU) ondertekend om de standaardisatie van HBF met SanDisk te bevorderen, en het rapport wijst erop dat ze momenteel hun inspanningen via een gezamenlijke consortium voortzetten. Beide bedrijven zijn actief bezig met de ontwikkeling van HBF-producten en streven naar een marktintroductie in 2027. Volgens bronnen uit de industrie die in het rapport worden geciteerd, wordt geschat dat HBF een bandbreedte van meer dan 1.638 GB/s kan bereiken, wat een aanzienlijke sprong is in vergelijking met de standaard SSD's die via NVMe PCIe 4.0 doorgaans ongeveer 7.000 MB/s bieden. Wat betreft de capaciteit wordt verwacht dat HBF tot 512 GB kan bereiken, wat aanzienlijk hoger is dan de 64 GB van HBM4.

Koperfolie, boorpunt Upgrade met Google TPU M9 grijze Panasonic is geweldig Google's TPU leidt de CCL (Chip Cl) technologie en boorbitfabrikanten verwelkomen de upgrade. Terwijl het ASIC-platform blijft evolueren naar hogere eisen voor rekenkracht en bandbreedte, is Google's zelfontwikkelde TPU in een nieuwe fase van specificatie-upgrades gekomen. Volgens bronnen in de toeleveringsketen is Google van plan om vanaf 2026 het aantal PCB-lagen en de kwaliteit van CCL-materialen voor het volgende generatie TPU-platform aanzienlijk te verhogen, wat kansen voor specificatie-upgrades biedt aan CCL-fabrikanten in Japan en Taiwan. Met de toename van het aantal lagen van de printplaat en de moeilijkheidsgraad van de materialen, zal ook de vraagstructuur naar boorbits in het productieproces veranderen. De CCL-levering voor Google’s TPU-project wordt momenteel voornamelijk ondersteund door Panasonic in Japan en Taikoo Technology in Taiwan. Terugkijkend op de TPU V6e-generatie (Ghost-serie), werd Panasonic geconfronteerd met een tekort aan glasvezel met een lage diëlektrische constante, waardoor Taikoo Technology de toeleveringsketen betrad en een bepaald marktaandeel veroverde. Volgens schattingen in de toeleveringsketen zal Panasonic ongeveer 70% en Taikoo Technology ongeveer 30% van de levering voor het nieuwe generatie TPU-project voor zijn rekening nemen, wat wijst op een terugkeer naar een stabielere leveringsstructuur. Op basis van het huidige ontwerp behouden de Ghost-serie GhostLite en GhostFish een conservatieve configuratie van ongeveer 22-24 lagen PCB en M7-kwaliteit CCL. Echter, na 2026 zal het TPU-platform overgaan naar ZebraFish en SunFish, met een aanzienlijke verbetering van de algehele specificaties. Volgens bronnen in de toeleveringsketen zal het nieuwe platform M8/M9-kwaliteit CCL gebruiken, met een toename van het aantal PCB-lagen tot respectievelijk 36 en 44 lagen, en door het gebruik van hogere kwaliteit Low Dk glasvezel en HVLP4 koperfolie, zal het voldoen aan de hogere eisen voor bandbreedte en energieverbruik. Met de toename van het aantal PCB-lagen en de kwaliteit van de materialen, neemt de druk op het productieproces snel toe. Volgens branche-experts groeit de vraag naar boorbits voor high-end AI-borden veel sneller dan de groei van de PCB-productiewaarde. Voorheen was het gebruik van één boorbit ongeveer 3.000 keer, maar met de adoptie van high-end AI-borden is de levensduur ervan drastisch gedaald tot minder dan 800 keer. In de toekomst, met de introductie van M9-niveau interposerborden en ASIC-moederborden, kan het gebruik van één boorbit nog verder afnemen. Brancheanalisten geloven dat de transitie van Google’s TPU-ontwerp na 2026 betekent dat ASIC in een nieuwe fase van "hoge laagnummers, hoge materiaalspecificaties, hoge toegevoegde waarde" is gekomen. Dit zal niet alleen worden weerspiegeld in de gemiddelde verkoopprijs (ASP) van high-end CCL en PCB-producten, maar ook invloed hebben op belangrijke upstream toeleveringsketens zoals glasvezel met een lage diëlektrische constante, high-end HVLP koperfolie en boorbits. De toeleveringsketen past de configuratie proactief aan om te voldoen aan de adoptie van het nieuwe platform.