Giới thiệu Archean-Z1: Kiến trúc chip lai kỹ thuật số-analog quy mô wafer 50 Peta-OPS/Watt sử dụng các mối nối hầm điện ferroelectric 3D theo chiều dọc. Tôi đã thiết kế tầm nhìn cho chip này từ đầu với sự trợ giúp của @GeminiApp 3 Pro Deep Think trong suốt ngày qua. Tất cả đều có thể trong khuôn khổ của các định luật vật lý đã biết. Tài liệu với nhiều chi tiết hơn: